Docket No.: 57454-965 PATENT

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Isao NOJIRI, et al. : Confirmation Number:

Serial No.: : Group Art Unit:

Filed: August 27, 2003 : Examiner:

For: SEMICONDUCTOR DEVICE WITH PROTECTION CIRCUIT PROTECTING INTERNAL

CIRCUIT FROM STATIC ELECTRICITY

# CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claims the priority of:

Japanese Patent Application No. JP2003-061735, filed on March 7, 2003.

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Stephen A. Becker Registration No. 26,527

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:gav Facsimile: (202) 756-8087 **Date: August 27, 2003** 

Isao NoIIRI, et al. August 27, 2003

# 日本 国 特 許 庁 JAPAN PATENT OFFICE McDenmott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 3月 7日

出願番号

Application Number:

特願2003-061735

[ ST.10/C ]:

[JP2003-061735]

出 願 人 Applicant(s):

三菱電機株式会社

2003年 4月 4日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 543660JP01

【提出日】 平成15年 3月 7日

【あて先】 特許庁長官殿

【国際特許分類】 G02F 1/136

G09F 9/30

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】 野尻 勲

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】 村井 博之

【特許出願人】

【識別番号】 000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】 100064746

【弁理士】

【氏名又は名称】 深見 久郎

【選任した代理人】

【識別番号】 100085132

【弁理士】

【氏名又は名称】 森田 俊雄

【選任した代理人】

【識別番号】 100083703

【弁理士】

【氏名又は名称】 仲村 義平

【選任した代理人】

【識別番号】 100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】 100098316

【弁理士】

【氏名又は名称】 野田 久登

【選任した代理人】

【識別番号】 100109162

【弁理士】

【氏名又は名称】 酒井 將行

【手数料の表示】

【予納台帳番号】 008693

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 半導体装置であって、

前記半導体装置の検査時および通常動作時に第1の正電圧を外部から受ける第 1の入力端子、

前記第1の入力端子に接続され、所定の動作を行なう内部回路、および 前記第1の入力端子に発生した静電気から前記内部回路を保護する第1の保護 回路を備え、

前記第1の保護回路は、

前記第1の入力端子と基準電位のラインとの間に直列接続され、前記第1の入力端子の電圧が前記第1の正電圧よりも高い第2の正電圧を超えたことに応じて 導通する複数の第1のダイオード素子、および

前記基準電位のラインと前記第1の入力端子との間に接続された第2のダイオード素子を含む、半導体装置。

【請求項2】 さらに、前記内部回路に接続され、前記半導体装置の検査時 および通常動作時に第1の負電圧を外部から受ける第2の入力端子、および

前記第2の入力端子に発生した静電気から前記内部回路を保護する第2の保護 回路を備え、

前記第2の保護回路は、

前記基準電位のラインと前記第2の入力端子との間に直列接続され、前記第2の入力端子の電圧が前記第1の負電圧よりも低い第2の負電圧を超えたことに応じて導通する複数の第3のダイオード素子、および

前記第2の入力端子と前記基準電位のラインとの間に接続された第4のダイオード素子を含む、請求項1に記載の半導体装置。

【請求項3】 さらに、前記内部回路に接続され、前記半導体装置の検査時 および通常動作時に第3の正電圧以下で第3の負電圧以上の電圧を外部から受け る第3の入力端子、および

前記第3の入力端子に発生した静電気から前記内部回路を保護する第3の保護

回路を備え、

前記第3の保護回路は、

前記第3の入力端子と前記基準電位のラインとの間に直列接続され、前記第1 の入力端子の電圧が前記第3の正電圧よりも高い第4の正電圧を超えたことに応 じて導通する複数の第5のダイオード素子、および

前記基準電位のラインと前記第3の入力端子との間に直列接続され、前記第3 の入力端子の電圧が前記第3の負電圧よりも低い第4の負電圧を超えたことに応 じて導通する複数の第6のダイオード素子を含む、請求項1または請求項2に記 載の半導体装置。

半導体装置であって、 【請求項4】

前記半導体装置の検査時および通常動作時に第1の負電圧を外部から受ける入 力端子、

前記入力端子に接続され、所定の動作を行なう内部回路、および 前記入力端子に発生した静電気から前記内部回路を保護する保護回路を備え、 前記保護回路は、

基準電位のラインと前記入力端子との間に直列接続され、前記入力端子の電圧 が前記第1の負電圧よりも低い第2の負電圧を超えたことに応じて導通する複数 の第1のダイオード素子、および

前記入力端子と前記基準電位のラインとの間に接続された第2のダイオード素 子を含む、半導体装置。

半導体装置であって、 【請求項5】

前記半導体装置の検査時および通常動作時に第1の正電圧以下で第1の負電圧 以上の電圧を外部から受ける入力端子、

前記入力端子に接続され、所定の動作を行なう内部回路、および 前記入力端子に発生した静電気から前記内部回路を保護する保護回路を備え、 前記保護回路は、

前記入力端子と基準電位のラインとの間に直列接続され、前記入力端子の電圧 が前記第1の正電圧よりも高い第2の正電圧を超えたことに応じて導通する複数 の第1のダイオード素子、および

前記基準電位のラインと前記入力端子との間に直列接続され、前記入力端子の ・電圧が前記第1の負電圧よりも低い第2の負電圧を超えたことに応じて導通する 複数の第2のダイオード素子を含む、半導体装置。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は半導体装置に関し、特に、入力端子に発生した静電気から内部回路 を保護する保護回路を備えた半導体装置に関する。

[0002]

【従来の技術】

従来、アクティブマトリックス型液晶パネルのTFT (薄膜トランジスタ) は アモルファスシリコンで形成されていたが、近年、TFTをポリシリコンで形成 することが検討されている。従来は、走査線駆動回路、データ線駆動回路などは 、結晶シリコンで形成されたLSIで構成され、アモルファスシリコンで形成さ れた液晶パネルとは別個に設けられていた。しかし、ポリシリコンの移動度はア モルファスシリコンの移動度よりも100倍程度大きいので、液晶パネル、走査 線駆動回路、データ線駆動回路などをポリシリコンで形成し、1つのLCD(li quid crystal display) モジュールにすることができる。

[0003]

しかし、ポリシリコンTFTはしきい値電圧、移動度などのTFT特性のばら つきが大きいので、LCDモジュールの消費電流のばらつきが大きくなる。この ため、LCDモジュールの消費電流が規格値を満足しているか否かを精度よく検 査することが極めて重要になる。

[0004]

また、従来のアレイ検査では、各液晶セルに対応して設けられたキャパシタを 充電した後に放電電流を検出し、検出結果に基づいてアレイが正常か否かを検査 している。しかし、このアレイ検査を行なう前に、LCDモジュールの消費電流 の検査を行ない、この検査で不良となれば従来のアレイ検査を行なわないことと すれば、検査時間を大幅に短縮することができる。この意味でも、LCDモジュ ールの消費電流を精度よく検出することが重要になる。

## [0005]

さらに、ポリシリコンTFTのゲート酸化膜はアモルファスシリコンTFTのゲート酸化膜よりも薄いので、静電気によるゲート酸化膜の破壊が起こりやすくなる。アレイ製造工程における静電気によるTFTの破壊を防止する方法としては、端子間を短絡する方法がある。

#### [0006]

また、静電気によるTFTの破壊を防止するとともに、アレイ検査において端子に電圧を印加することを可能とする方法としては、各端子と導体パターンの間に抵抗素子を接続する方法、および各端子と導体パターンの間に2つのダイオードを互いに逆向きにして並列接続する方法がある(たとえば特許文献1参照)。

#### [0007]

## 【特許文献1】

特開平11-119257号公報

#### [0008]

# 【発明が解決しようとする課題】

しかし、LCDモジュールの消費電流を精度よく測定するためには、抵抗素子またはダイオードの抵抗値を大きくする必要がある一方、抵抗素子またはダイオードの抵抗値を大きくすると静電気を流出させにくくなり、LCDモジュールの静電気に対する耐性が低くなってしまう。

## [0009]

それゆえに、この発明の主たる目的は、消費電流を精度よく測定することができ、かつ静電気に対する耐性が強い半導体装置を提供することである。

#### [0010]

# 【課題を解決するための手段】

この発明に係る半導体装置は、半導体装置の検査時および通常動作時に第1の 正電圧を外部から受ける第1の入力端子と、第1の入力端子に接続され、所定の 動作を行なう内部回路と、第1の入力端子に発生した静電気から内部回路を保護 する第1の保護回路とを備えたものである。ここで、第1の保護回路は、第1の 入力端子と基準電位のラインとの間に直列接続され、第1の入力端子の電圧が第 1の正電圧よりも高い第2の正電圧を超えたことに応じて導通する複数の第1の ダイオード素子と、基準電位のラインと第1の入力端子との間に接続された第2 のダイオード素子とを含む。

#### [0011]

また、この発明に係る他の半導体装置は、半導体装置の検査時および通常動作時に第1の負電圧を外部から受ける入力端子と、入力端子に接続され、所定の動作を行なう内部回路と、入力端子に発生した静電気から内部回路を保護する保護回路とを備えたものである。ここで、保護回路は、基準電位のラインと入力端子との間に直列接続され、入力端子の電圧が第1の負電圧よりも低い第2の負電圧を超えたことに応じて導通する複数の第1のダイオード素子と、入力端子と基準電位のラインとの間に接続された第2のダイオード素子とを含む。

#### [0012]

また、この発明に係るさらに他の半導体装置は、半導体装置の検査時および通常動作時に第1の正電圧以下で第1の負電圧以上の電圧を外部から受ける入力端子と、入力端子に接続され、所定の動作を行なう内部回路と、入力端子に発生した静電気から内部回路を保護する保護回路とを備えたものである。ここで、保護回路は、入力端子と基準電位のラインとの間に直列接続され、入力端子の電圧が第1の正電圧よりも高い第2の正電圧を超えたことに応じて導通する複数の第1のダイオード素子と、基準電位のラインと入力端子との間に直列接続され、入力端子の電圧が第1の負電圧よりも低い第2の負電圧を超えたことに応じて導通する複数の第2のダイオード素子とを含む。

## [0013]

## 【発明の実施の形態】

図1は、この発明の一実施の形態によるカラー液晶表示装置の構成を示すブロック図である。図1において、このカラー液晶表示装置は、画素アレイ部1、垂直走査回路7および水平走査回路8を備え、たとえば携帯電話機に設けられる。

## [0014]

画素アレイ部1は、複数行複数列に配置された複数の液晶セル2と、それぞれ

複数行に対応して設けられた複数の走査線4と、それぞれ複数行に対応して設け れた複数の共通電位線5と、それぞれ複数列に対応して設けられた複数のデータ 線6とを含む。複数の共通電位線5は、互いに接続されている。

#### [0015]

液晶セル2は、各行において3つずつ予めグループ化されている。各グループの3つの液晶セル2には、それぞれR,G,Bのカラーフィルタが設けられている。各グループの3つの液晶セル2は、1つの画素3を構成している。

#### [0016]

各液晶セル2には、図2に示すように、液晶駆動回路10が設けられている。液晶駆動回路10は、N型TFT11およびキャパシタ12を含む。N型TFT11は、データ線6と液晶セル2の一方電極2aとの間に接続され、そのゲートは走査線4に接続される。キャパシタ12は、液晶セル2の一方電極2aと共通電位線5との間に接続される。共通電位線5には、共通電位VCOMが与えられる。液晶セル2の他方電極は、対向電極に接続される。対向電極には、一般には共通電位VCOMと同電位が与えられる。

## [0017]

図1に戻って、垂直走査回路7は、画像信号に従って、複数の走査線4を所定時間ずつ順次選択し、選択した走査線4を選択レベルの「H」レベルにする。走査線4が選択レベルの「H」レベルにされると、図2のN型TFT11が導通し、その走査線4に対応する各液晶セル2の一方電極2aとその液晶セル2に対応するデータ線6とが結合される。

## [0018]

水平走査回路 8 は、画像信号に従って、垂直走査回路 7 によって 1 本の走査線 4 が選択されている間に、各データ線 6 に階調電位 V G を与えるとともに、共通電位線 5 に共通電位 V C O M を与える。液晶セル 2 の光透過率は、その電極間電圧に応じて変化する。

## [0019]

垂直走査回路7および水平走査回路8によって画素アレイ部1の全液晶セル2 が走査されると、画素アレイ部1に1つのカラー画像が表示される。

## [0020]

図3は、図1および図2に示したカラー液晶表示装置の検査方法を説明するための回路ブロック図である。図3において、この検査方法では、ガラス基板(図示せず)表面に、カラー液晶表示装置の組立部品であるLCDモジュール15と、複数の保護回路30~38と、基準電位線40とが形成される。

#### [0021]

LCDモジュール15は、四角形のモジュール領域内に形成されたTFTアレイ1a、走査線駆動回路16、データ線駆動回路17、第1正電源端子20、第1負電源端子21、第1スタート端子22、第1クロック端子23、第2スタート端子24、第2クロック端子25、複数のデータ端子26、第2の正電源端子27、および第2負電源端子28を備える。

#### [0022]

TFTアレイ1 a は、ガラス基板上に形成された複数の走査線4、複数のデータ線6、複数のN型TFT11、複数のキャパシタ12、および液晶セル2の一方電極を含む。走査線4 およびデータ線6の各交差部に、1組のN型TFT11、キャパシタ12 および液晶セル2の一方電極が設けられる。液晶パネルは、TFTアレイ基板ともう1枚のガラス基板との間に液晶を充填したものである。もう1枚のガラス基板には、液晶セル2の一方電極に対向する対向電極と、カラーフィルタが設けられている。

## [0023]

走査線駆動回路16は、垂直走査回路7の一部を構成しており、端子20,2 1を介して与えられる第1正電源電圧VP1および第1負電源電圧VN1によって駆動され、端子22,23を介して与えられる第1スタート信号ST1および第1クロック信号CLK1に同期して動作し、複数の走査線4を1本ずつ順次選択し、選択した走査線を選択レベルの「H」レベルにする。

## [0024]

データ線駆動回路17は、水平走査回路8の一部を構成しており、端子27, 28を介して与えられる第2正電源電圧VP2および第2負電源電圧VN2によって駆動され、端子24,25を介して与えられる第2スタート信号ST2およ び第2クロック信号CLK2に同期して動作し、1本の走査線4が選択されている間に、複数のデータ端子26を介して与えられる複数の階調電位VGを選択された走査線4に対応する複数の液晶セル2に書込む。

#### [0025]

端子20~25,27,28および複数のデータ端子26は、四角形のモジュール領域の一辺に沿って所定のピッチで配置される。端子20~28の各々は、検査時はプローブを介して検査装置に接続され、検査後はFPC (flexible printed circuit board) に接続される。

## [0026]

複数の保護回路30~38は、モジュール領域外に形成され、それぞれ端子20~28に対応して設けられる。保護回路30~38の各々は、対応の端子と基準電位線40との間に接続され、対応の端子に発生した静電気を基準電位線40流出させてLCDモジュール15を保護する。基準電位線40は基準電位用端子(たとえば接地電位GND端子)に接続され、基準電位線40には基準電位VR(たとえば接地電位GND)が与えられる。

## [0027]

図4(a)は、保護回路30の構成を示す回路図である。図4(a)において、保護回路30は、ノードN41とN42の間に直列接続された4つのダイオード41と、ノードN42とN41の間に接続されたダイオード42とを含む。ノードN41は第1正電源端子20に接続され、ノードN42は基準電位線40に接続される。

## [0028]

ダイオード41,42は、図4(b)に示すように、N型TFT43,44で構成してもよいし、図4(c)に示すように、P型TFT45,46で構成してもよい。ゲートとドレインが接続されたTFTは、ダイオードを構成する。ダイオード41,42の各々のしきい値電圧Vthは3Vに設定されている。

## [0029]

アレイ検査における電流チェック時は、第1電源電圧VP1 すなわち10 Vが 第1正電源端子20に印加される。このとき、ダイオード41,42は非導通状 態に維持されるので、第1正電源端子20からLCDモジュール15に流れる電流を精度よく測定することができる。端子20の正の静電気が発生して端子20の電圧が12V以上になった場合は、4つのダイオード41が導通し、正の静電気は基準電位線40に流出される。また、端子20に負の静電気が発生して端子20の電圧が3V以下になった場合は、ダイオード42が導通し、負の静電気が基準電位線40からの電流によって消去される。したがって、静電気によってLCDモジュール15が破壊されるのを防止することができる。保護回路32~35,37も、保護回路30と同じ構成である。電流チェック時には、端子32~35,37の各々に10Vまたは0Vが印加される。

#### [0030]

図5 (a) は、保護回路31の構成を示す回路図である。図5 (a) において、保護回路31は、ノードN51とN52の間に接続されたダイオード51と、ノードN52とN51の間に直列接続された2つのダイオード52とを含む。ノードN51は第1負電源端子21に接続され、ノードN52は基準電位線40に接続される。

## [0031]

ダイオード51,52は、図5(b)に示すように、N型TFT53,54で構成してもよいし、図5(c)に示すように、P型TFT55,56で構成してもよい。ゲートとドレインが接続されたTFTは、ダイオードを構成する。ダイオード51,52の各々のしきい値電圧Vthは3Vに設定されている。

## [0032]

アレイ検査における電流チェック時は、第1負電源電圧VN1すなわち-5Vが第1負電源端子21に印加される。このとき、ダイオード51,52は非導通状態に維持されるので、第1負電源端子21からLCDモジュール15に流れる電流を精度よく測定することができる。端子21に負の静電気が発生して端子21の電圧が-5V以下になった場合は、2つのダイオード52が導通し、負の静電気が基準電位線40からの電流によって消去される。また、端子21に正の静電気が発生して端子21の電圧が3V以上になった場合は、ダイオード51が導通し、正の静電気は基準電位線40に流出される。したがって、静電気によって

LCDモジュール15が破壊されるのを防止することができる。保護回路38も 保護回路31と同じ構成である。電流チェック時には、端子28にも-5Vが印 加される。

#### [0033]

図6(a)は、保護回路36の構成を示す回路図である。図6(a)において、保護回路36は、ノードN61とN62の間に直列接続された4つのダイオード61と、ノードN62とN61の間に接続された2つのダイオード62とを含む。ノードN61はデータ端子26に接続され、ノードN62は基準電位線40に接続される。

#### [0034]

ダイオード61,62は、図6(b)に示すように、N型TFT63,64で構成してもよいし、図6(c)に示すように、P型TFT65,66で構成してもよい。ゲートとドレインが接続されたTFTは、ダイオードを構成する。ダイオード61,62の各々のしきい値電圧Vthは3Vに設定されている。

## [0035]

アレイ検査における電流チェック時は、階調電位 V G の上限値である 1 0 V と下限値である - 5 V がデータ端子 2 0 に印加される。このとき、ダイオード 6 1 , 6 2 は非導通状態に維持されるので、データ端子 2 6 から L C D モジュール 1 5 に流れる電流を精度よく測定することができる。端子 2 6 に正の静電気が発生して端子 2 6 の電圧が 1 2 V 以上になった場合は、4 つのダイオード 6 1 が導通し、正の静電気が基準電位線 4 0 に流出される。また、端子 2 6 に負の静電気が発生して端子 2 6 の電圧が 6 V 以下になった場合は、2 つのダイオード 6 2 が導通し、負の静電気は基準電位線 4 0 からの電流によって消去される。したがって、静電気によって L C D モジュール 1 5 が破壊されるのを防止することができる

## [0036]

図3に戻って、検査の終了後は、LCDモジュール15はガラス基板から切出 される。このとき、端子20~28と保護回路30~38とが切離される。この 後、TFTアレイ1aの表面に液晶を介してもう1枚のガラス基板が搭載されて 画素アレイ部1が構成される。また、端子20~28がFPCに接続されてカラ - 液晶表示装置が完成する。

#### [0037]

図7は、この実施の形態の変更例を示す回路ブロック図である。図7を参照して、この変更例では、ガラス基板表面のモジュール領域外に、さらにテスト回路70、第2スタート端子71、第2クロック端子72、複数のデータ端子73、第2電源端子74、第2負電源端子75、複数の保護回路81~85、および基準電位線90が形成される。

#### [0038]

テスト回路 7 0 は、アレイ検査時において、端子 7 4 , 7 5 を介して与えられる第 2 正電源電圧 V P 2 および第 2 負電源電圧 V N 2 によって駆動され、端子 7 1 , 7 2 を介して与えられる第 2 スタート信号 S T 2 および第 2 クロック信号 C L K 2 に同期して動作し、複数のデータ端子 7 3 を介して与えられる階調電位 V Gを選択された走査線 4 に対応する複数のキャパシタ 1 2 に与えて各キャパシタ 1 2 を充電する。そしてテスト回路 7 0 は、キャパシタ 1 2 の放電電流を検出し、その検出結果に基づいて各キャパシタ 1 2 が正常か否かを判定する。

#### [0039]

複数の保護回路 8 1 ~ 8 5 は、それぞれ端子 7 1 ~ 7 5 に対応して設けられる。保護回路 8 1 ~ 8 5 の各々は、対応の端子と基準電位線 9 0 との間に接続され、対応の端子に発生した静電気を基準電位線 9 0 に流出させてテスト回路 7 0 および L C D モジュール 1 5 を保護する。基準電位線 9 0 は基準電位用端子(たとえば接地電位 G N D 端子)に接続され、基準電位線 9 0 には基準電位 V R (たとえば接地電位 G N D)が与えられる。保護回路 8 1 ~ 8 5 は、それぞれ保護回路 3 4 ~ 3 8 と同じ構成である。したがって、テスト回路 7 0 の消費電流を精度よく検出することができる。

#### [0040]

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の 範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変 更が含まれることが意図される。

[0041]

#### 【発明の効果】

以上のように、この発明に係る半導体装置は、半導体装置の検査時および通常動作時に第1の正電圧を外部から受ける第1の入力端子と、第1の入力端子に接続され、所定の動作を行なう内部回路と、第1の入力端子に発生した静電気から内部回路を保護する第1の保護回路とが設けられ、第1の保護回路は、第1の入力端子と基準電位のラインとの間に直列接続され、第1の入力端子の電圧が第1の正電圧よりも高い第2の正電圧を超えたことに応じて導通する複数の第1のダイオード素子と、基準電位のラインと第1の入力端子との間に接続された第2のダイオード素子とを含む。したがって、検査時に第1の正電圧を第1の入力端子に印加した場合は、複数の第1のダイオード素子は導通しないので、半導体装置の消費電流を正確に測定することができる。また、第1の入力端子の電圧が第1の正電圧よりも高い第2の正電圧を超えた場合は、複数の第1のダイオード素子が導通するので、静電気から内部回路を確実に保護することができる。

#### [0042]

また、この発明に係る他の半導体装置では、半導体装置の検査時および通常動作時に第1の負電圧を外部から受ける入力端子と、入力端子に接続され、所定の動作を行なう内部回路と、入力端子に発生した静電気から内部回路を保護する保護回路とが設けられ、保護回路は、基準電位のラインと入力端子との間に直列接続され、入力端子の電圧が第1の負電圧よりも低い第2の負電圧を超えたことに応じて導通する複数の第1のダイオード素子と、入力端子と基準電位のラインとの間に接続された第2のダイオード素子とを含む。したがって、検査時に第1の負電圧を入力端子に印加した場合は、複数の第1のダイオード素子は導通しないので、半導体装置の消費電流を正確に測定することができる。また、入力端子の電圧が第1の負電圧より低い第2の負電圧を超えた場合は、複数の第1のダイオード素子が導通するので、静電気から内部回路を確実に保護することができる。

#### [0043]

また、この発明に係るさらに他の半導体装置は、半導体装置の検査時および通

常動作時に第1の正電圧以下で第2の負電圧以上の電圧を外部から受ける入力端子と、入力端子に接続され、所定の動作を行なう内部回路と、入力端子に発生した静電気から内部回路を保護する保護回路とが設けられ、保護回路は、入力端子と基準電位のラインとの間に直列接続され、入力端子の電圧が第1の正電圧よりも高い第2の正電圧を超えたことに応じて導通する複数の第1のダイオード素子と、基準電位のラインと入力端子との間に直列接続され、入力端子の電圧が第1の負電圧よりも低い第2の負電圧を超えたことに応じて導通する複数の第2のダイオード素子とを含む。したがって、検査時に第1の正電圧以下で第1の負電圧以上の電圧を入力端子に印加した場合は、複数の第1のダイオード素子および複数の第2のダイオード素子は導通しないので、半導体装置の消費電流を正確に測定することができる。また、入力端子の電圧が第1の正電圧よりも高い第2の正電圧を超えた場合および入力端子の電圧が第1の負電圧よりも低い第2の直圧を超えた場合および入力端子の電圧が第1の負電圧よりも低い第2の直圧を超えた場合は、それぞれ複数の第1のダイオード素子および複数の第2のダイオード素子が導通するので、静電気から内部回路を確実に保護することができる

## 【図面の簡単な説明】

- 【図1】 この発明の一実施の形態によるカラー液晶表示装置の全体構成を示すブロック図である。
- 【図2】 図1に示した各液晶セルに対応して設けられる液晶駆動回路の構成を示す回路図である。
- 【図3】 図1に示したカラー液晶表示装置の検査方法を説明するための回路ブロック図である。
  - 【図4】 図3に示した保護回路30の構成を示す回路図である。
  - 【図5】 図3に示した保護回路31の構成を示す回路図である。
  - 【図6】 図3に示した保護回路36の構成を示す回路図である。
  - 【図7】 この実施の形態の変更例を示す回路ブロック図である。

## 【符号の説明】


1 画素アレイ部、1 a TFTアレイ、2 液晶セル、3 画素、4 走査線、5 共通電位線、6 データ線、7 垂直走査回路、8 水平走査回路、1


0 液晶駆動回路、11,43,44,53,54,63,64 N型TFT、12 キャパシタ、15 LCDモジュール、16 走査線駆動回路、17 データ線駆動回路、20~28,71~75 端子、30~38,81~85 保護回路、40,90 基準電位線、41,42,51,52,61,62 ダイオード、45,46,55,56,65,66 P型TFT、70 テスト回路

【書類名】


図面

【図1】







【図3】




【図4】




【図5】



【図6】



【図7】



【書類名】 要約書

【要約】

【課題】 消費電流を精度よく測定することができ、かつ静電気に対する耐性が 強い半導体装置を提供する。

【解決手段】 この保護回路30は、LCDモジュール15の製造工程において、第1正電源端子20に発生した静電気からLCDモジュール15を保護する回路であって、第1正電源端子20に接続される第1のノードN41と基準電位VRを受ける第2のノードN42との間に直列接続された4つのダイオード41と、第2のノードN42と第1のノードN41の間に接続されたダイオード42とを含む。第1正電源端子20に第1正電源電圧(10V)を印加した場合は、4つのダイオード41は導通しないので、LCDモジュール15の消費電流を正確に測定することができる。

【選択図】 図4

# 出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社